求教关于fraction N PLL中的MMD的应用问题

blueswat

在 fraction N PLL 中， 小数部分通过delta-sigma变成1～3bits然后和整数部分一起调节MMD,但具体的工作方式我还是不清楚，所以想请教大家：


1）如上图显示，小数和整数是直接相加么？也就是说
Mc[4:0]=Nint[4:0]+Y[3:0].   
如果是相加，Nint和Mc具有相同位数[4:0], 不需要考虑运算的溢出么？
2）为什么是直接相加？ MMD分频比的表示为： N=2^n+2^(n-1)*Dn-1+......+2*D1+D0,
而Y[3:0]等效的是输入数据Frac[16:0]的低位Frac[11:0],所以如果将Y和Nint相加也应该是：
Nint[4:0]+Y[3:0]/2^5。
为什么直接相加可以等效Frac[16:0]的17bits分频呢？
请大家帮我解惑，或者推荐个文章也好，我看了一些文章，但没有看到具体描述这个小数和整数部分在MMD是如何工作的。

blueswat

自己顶一下吧

blueswat

?? 有人能给点提示么？

scpuke

图中FCW位置的位宽是有错的，正确的是:
FCW<16:0> = {Nint<4:0>, Frac<11:0>}
解决你的疑惑，关键在于理解FCW<16：0>, Nint<4:0>，Y<3:0>和Mc<4:0>这些信号中“1”或者LSB的含义，并且要把这些LSB的定义统一起来。
从分频器角度看，Mc是个整数对应除频比，Mc加1就是多除一个1.
Nint<4:0>中的1与Mc<4:0>的“1”含义相同，到这里应该很好理解。
注意啊， Nint<0>= FCW<12>， 也就是说按照分频器角度定义的"1"，FCW<0>就是1/2^12。
再来看DSM的实现，假设它就是最简单一个累加器（其它更复杂的DSM原理一样只是noise shaping不一样），即：每个时钟周期，把输入的Frac<11:0>累加，等累加寄存器超过2^12就输出一个1作为Y。因此Y<3:0>中的“1”实际上对应2^12*Frac<0>，而Frac<0>又对应分频器"1"/2^12， 也就是说Y中的"1"就是分频器的“1”。
所以， Y直接和Nint相加赋值给Mc。

wandola

楼上说的没有错。但是对于楼主的理解还是不方便。

mash-111的dsm, 它的输出是范围是 -3:4.

比如说你的整数分品是100，加上dsm之后分品比的范围就是100-3:100+4;
这样一平均下来，小数分品就实现了。
所以，dsm的输入要加在整数分品比上面。

zdl1986

学习学习。