|  | 
 
| 
1.The module is synthesized as a “closed” design and has all its input/output ports disconnected from I/O pins.这话什么意思?怎么才能input/output ports disconnected from I/O pins.?
×
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册  
 
 2,xilinx里面pip的用法/语法,谁能介绍一下?
 pip BRAMR31C1 E2END2 -> E2BEG2 ,
 pip LIOIR35 I_Q13 -> OMUX12 ,
 pip LIOIR35 I_Q13 -> OMUX13 ,
 pip LIOIR35 I_Q13 -> OMUX7 ,
 pip R30C2 F2_B2 -> F2_B_PINWIRE2 ,
 pip R30C2 F3_B1 -> F3_B_PINWIRE1 ,
 
 | 
 |