在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 6846|回复: 9

宏定义 重复了会如何?

[复制链接]
发表于 2009-8-13 18:49:45 | 显示全部楼层

111



   
原帖由 能饮一杯 于 2009-8-13 11:42 发表
不是的,Verilog里宏是全局的,具体取什么值,要看你加载的顺序,原则是使用最新的值。
即,a.v加载后在b.v加载前使用a.v的值,b.v加载后使用b.v中定义的值,不管你include哪个文件。
你可以简单试一下。



正解!是和编译的顺序有关系的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 23:16 , Processed in 0.012597 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表