OpenMIPS实践版（Verilog HDL）发布

leishangwen

      实践版OpenMIPS处理器的设计目标就是在教学版OpenMIPS处理器的基础上添加Wishbone总线接口，这样就能方便的将其挂接在Wishbone总线上，从而可以使用大量开源的SDRAM、Flash、GPIO、UART、LCD等模块的控制器，组成一个SOPC，完成特定功能，成为一个能发挥实际作用的处理器。


以下是实践版OpenMIPS（Verilog HDL）代码


OpenMIPS实践版（Verilog HDL）.rar (30.71 KB , 下载次数: 706 )

2014-6-16 13:43 上传

点击文件名下载附件

稍后会有基于实践版的SOPC、相关文档上传

leishangwen

回复 3# zhangjr


    本来就要锁存的，不需要添加else
    Verilog HDL版本的说明会在稍后上传

leishangwen

回复 5# gmhuang


    不用就可以了

leishangwen

回复 9# 脚步足迹


    欢迎到http://blog.csdn.net/leishangwen/article/details/36875581查看OpenMIPS的详细信息，会陆续上传

leishangwen

回复 11# guoxiliang


    目前还没有这个计划

leishangwen

回复 13# scallion


    是的，没有调整，不需要调整，通过mem_sel_o就可以控制要存储那几个字节了

leishangwen

回复 16# scallion


   最后应该是0x44

leishangwen

回复 15# scallion


高位不变。

leishangwen

回复 19# scallion


   你说的是正确的，应该是0xbb，我的代码有点问题，到时修改后上传