对老生常谈的话题hold time violation的个人理解还有疑惑

tianguau

一般来说clk的延迟不容易变，那就修改数据就可以了。一般来说延后一点就可以了。
D2的holdtime是由clk->Q1，组合逻辑延迟，两个dff的时钟走线差，三者决定的。
画时序可以使用 time designer或者visio

tianguau

两个寄存器之间的时钟延迟差，是由寄存器的位置决定的，可以通过约束两个寄存器的位置来改变。