veriloga如何表示三态门

andy2000a

simple switch verilogA  code


module simple_switch(in, out, tp);
input   in, tp;
output     out;

electricl     in, out, tp;
parameter   real   vth =0.4;
real        vout

analog begin
  if (V(tp) >= vth) begin   

      vout = V(in);   

      end else
       vout = 0;         


V(out) <+ vout;

end


endmodule