设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › CPLD双向I/O口问题请教！(重新整理)　　
返回列表 发新帖
查看: 10934|回复: 13

CPLD双向I/O口问题请教！(重新整理)　　

[复制链接]
zhoujj
发表于 2003-9-11 16:52:01 | 显示全部楼层

CPLD双向I/O口问题请教！(重新整理)　　

你也知道时钟高达50M阿
双向口是有三态门来控制的，去看看三态门的资料
由z到0需要一段无信号时间的，所以不能脱离硬件来进行vhdl编程
回复 支持 反对

使用道具 举报

zhoujj
发表于 2003-9-12 08:04:49 | 显示全部楼层

CPLD双向I/O口问题请教！(重新整理)　　

sorry,我是上次被我的那个板子搞怕了，^_^
不过我看到他的问题，我还是好好看了看的
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-4 02:15 , Processed in 0.011166 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表