cadence中数字电路描述语言问题？

confiope · 发表于 2014-3-5 16:41:28

您需要登录才可以下载或查看，没有账号？注册

×

请教大家一个问题，在cadence中数字电路描述语言一般是verilogA，
这个语言好像与VERILOG不一样，
如何用verilogA实现D触发器呢？
另外在联合仿真的时候如何给D触发器加电压呢？

confiope · 发表于 2014-3-6 10:48:19

回复 2# flyelectron

那如何在SPECTRe实现数字模拟混合仿真呢

confiope · 发表于 2014-6-16 09:28:40

回复 4# rockforever

非常感谢您！
如果要再DFF中加清零信号clr呢？
该怎么设？

账号		自动登录	找回密码
密码			注册

[求助] cadence中数字电路描述语言问题？