在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 10720|回复: 16

[讨论] 讨论一个实战的面试问题

[复制链接]
发表于 2014-12-10 11:55:27 | 显示全部楼层




    插latch肯定是标准做法。如果修不下来,看如下情况。
1,如果这1002dff 都放在附近,那么scan reoder 解决的代价低,只需要将这两个寄存器根据时钟树相对长短,调整到链首或者链尾,不需要太多额外的buf 去解因为调整链而带来的drc。因为他们都在附近。
2.如果这1000dff和另外2个dff不放在附近,或者在不同模块,用scan reorder 解决就比较麻烦了,那这时候只有在FUNC DFT 的时钟mux 的DFT输入端插delay来解决了,不能在公共路径加,而且一般dft时钟周期都在几十ns 插一个latch 借了一半的时钟周期,两个时钟树差几十ns,这个一般设计还是比较少见,就算是有hold,latch 借了10几个ns过来,应该剩下不多了。也很好修。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 08:37 , Processed in 0.010271 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表