icc_shell中使用“write_verilog -pg ”导出带电源的网表VDD、VSS缺失

Patrick0809

   

farfirst 发表于 2024-9-26 04:48
问题已完成定位，工艺库的问题

请问您是怎么解决的。

我现在的工艺库中的.cdl中的cell pin是没有VDD VSS的，但是在cell中的mos描述是有VDD VSS的连接的，如下：


.global VDD VSS

.subckt ADFM0M CO S A B CI
MP18 VDD net093 S VDD P w=0.42u l=0.18u
MP6 VDD A net048 VDD P w=0.47u l=0.18u


那我icc导出网表的时候就可以不添加 -pg 选项了吧，在生成spice网表后加上.global VDD VSS就行了吧.