在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2539|回复: 15

[求助] 用calibredrv做lvs,报错:Wrong pin countinfile expected 4 pins

[复制链接]
发表于 2024-10-21 10:17:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
      在innovus里我使用带电和地的指令——saveNetlist  ../out/[dbGet top.name]_pv.v -includePowerGround -excludeLeafCell -phys -excludeCellInst {V5_FILL01A V5_FILL03A V5_FILL04A V5_FILL08A V5_FILL16A V5_FILL20A V5_FILL24A}导出网表,然后转变成cdl格式运行lvs,会报错Wrong pin countinfile“/home/project/syn/syn_ff_pv.cdl/”at line 10 : expected 4 pins, but found 2
Wrong pin countinfile“/home/project/syn/syn_ff_pv.cdl/”at line 12 : expected 6 pins, but found 5
Wrong pin countinfile“/home/project/syn/syn_ff_pv.cdl/”at line 13 : expected 6 pins, but found 5

PS:我如果在lvs规则文件添加lvs spice OVERRIDE GLOBALS yes 则可以通过,但是那个指令会影响lvs的结果

但是使用saveNetlist  ../out/[dbGet top.name]_pv.v -excludeLeafCell -excludeCellInst {V5_FILL01A V5_FILL03A V5_FILL04A V5_FILL08A V5_FILL16A V5_FILL20A V5_FILL24A} 不带电和地的指令,运行lvs却不会报错,这是什么原因导致的


 楼主| 发表于 2024-10-21 15:35:14 | 显示全部楼层
本帖最后由 loisd 于 2024-10-21 15:36 编辑


   
飞翔的鸟 发表于 2024-10-21 13:29
感觉像是由于你转换后的的网表格式所造成的,如果猜的不错,不加电和地指令,你的cdl第10行,应该是需要4个 ...


您好!我也觉得是网表文件有问题,我就想知道为什么网表文件加了电和地就不行,我看过工艺库的cdl文件那里也有vss和vdd的pin,但为什么导出的有电和地网表文件就是通过不了lvs?  我这边的工艺库标准单元的电和地的pin都是vss vdd。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-22 08:41:34 | 显示全部楼层


   
八云紫 发表于 2024-10-21 17:21
sadeNetlist不带电源地的网表,跑LVS能过?


我这边是能跑过的,但是带电源和地的却跑不了lvs
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-22 13:37:52 | 显示全部楼层


   
八云紫 发表于 2024-10-22 09:57
带电源地的,出现少pin,是stdcell的cdl里,电源地是global的,格式是subkit ** 后面的pin没有电源地。而 ...


您好!关于整个我也试过,但是把那个OVERRIDE改成YES,整个选项一般是选No的,因为lvs spice OVERRIDE GLOBALS yes 是用网表的设置把lvs规则文件的设置覆盖掉,选YES会对lvs的结果有影响。这边想问为什么会出现这样的运行不了lvs的问题,想通过不影响lvs的结果来解决这个问题。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-23 13:19:32 | 显示全部楼层
本帖最后由 loisd 于 2024-10-23 13:21 编辑


   
八云紫 发表于 2024-10-23 08:47不设置这个你只能找到一个每个cell都自带pin的stdcell网表,或者自己给每个cell上加VDD VSS;

一般是这 ...


您好,请问下是这样子加上吗?我想问下*,NETEXPR vss 是什么意思?我一直以为这就是vss vdd的pin
cdl.PNG
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-23 14:07:24 | 显示全部楼层
您好,谢谢您,现在是可以运行了,我想问下您,在cdl加上vdd 和vss会对lvs结果有什么影响?我想知道加上vss vdd会不会让lvs的结果变得不正确。还有就是cdl缺少vdd 和vss是fab给的文件有错吗
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-23 14:12:50 | 显示全部楼层


   
八云紫 发表于 2024-10-23 13:56
是这么加;NETEXPR我也不知道,没见过。


您好!谢谢您,现在是可以运行了!我想问下您,在cdl加上vdd 和vss会对lvs结果有什么影响?我想知道加上vss vdd会不会让lvs的结果变得不正确。还有就是cdl缺少vdd 和vss是fab给的文件有错吗
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-25 13:55:20 | 显示全部楼层


   
八云紫 发表于 2024-10-23 08:47
不设置这个你只能找到一个每个cell都自带pin的stdcell网表,或者自己给每个cell上加VDD VSS;

一般是这 ...


您好!我想问下您,再cdl加上vss vdd会不会让lvs的结果变得不正确。还有就是cdl里的cell缺少vdd 和vss是因为fab给的文件有错吗?

回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-10-26 13:10:07 | 显示全部楼层


   
八云紫 发表于 2024-10-25 17:27
不会。只是有PG的cdl更好。

cdl缺少VDD VSS不是在rule file有相关设置吗,改成yes就过了,说明就算cdl没 ...


您好!我想问下run file 的设置cdl缺少vss vdd这条命令是什么?我不太清楚
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-18 18:23 , Processed in 0.018146 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表