virtuoso中理想vsin波的FFT分析，关于enob

孤月沧浪河汉清

问题概述：我对理想的vsin信号进行spectrum分析，但是它的enob却很小，只有10bit左右
问题详情：使用verilogA写了一个采样开关的模型，进行仿真，然后分析的时候发现，应该是理想的情况下得到的采样输出，对其作频谱分析（virtuoso自带的），发现enob很小，但是模型没有非理想因素，所以enob应该很高才对，但是只有10bit，所以对vsin的输出，即采样开关的输入也作fft分析，发现也只有10bit左右，左思右想，考虑过仿真步数的问题、fft设置的问题，但都没有用，故在论坛上求助！！！


FFT设置内容：对于vsind频率，记为fin，为994khz；采样频率，记为fs，为2M，采样点数为1024；仿真时间为520u，在virtuoso中自带的fft工具中计算stoptime也不超过这个时间

以上的设置应该是只针对输入频率为994khz时，效果最好，因此我扫描了fin，如图所示，说明设置是有效果的，那为什么会只有10bit的enob呢？

ps：
1、图中两条曲线分别为对vin（vsin的输出）和vout（采样开关模型的输出）进行的enob的扫描
2、考虑过dc量，一是dc量应该不太影响enob，顶多1位，二是也消除了dc进行fft分析，没有效果
3、见到过同事使用实际mos管搭建了采样开关并进行同样的fft分析，它的vsin输入确实有30多bit，输出有15bit，因此十分不解，会和verilogA器件有关系吗？因此单独打开一个cell只有vsin进行fft分析，结果类似，enob很小
4、tran仿真的精度是conservative，甚至把步长限制在1ns进行仿真，结果相同

孤月沧浪河汉清

顶顶，莫沉，小弟被折磨了很久

孤月沧浪河汉清

别沉别沉！！！！！

孤月沧浪河汉清

   

Hutaozzz 发表于 2025-4-11 14:02
注意相干采样

我有考虑，只是对于vsin输出的信号，我在对他作fft时，应该用多大的采样率呢？

孤月沧浪河汉清

   

Hutaozzz 发表于 2025-4-11 14:58
采样率对理想开关来说不影响。输入fin设为fs*(p/1024），2

这个质数我选的509，这个会有影响吗？过于大了吗？

孤月沧浪河汉清

   

seabrook 发表于 2025-4-25 15:50
tran中的output的strobeperiod设置成1/8*fsamp，可显著提升

您好，好像没有大的改变，这个参数是和步长作用类似的参数吗？我的采样时钟是2M，我设置了 250K，仿真直接变成了一条线，感觉是只计算了初始点和结束点
然后我设置为 65n，是周期的八分之一，然后enob与没有进行设置类似，一样很小；

孤月沧浪河汉清

   

nanke 发表于 2025-5-20 14:35
和verilogA有关系的，不要乱用verilogA代替模拟电路。verilogA会加速。

您说的很有道理，我想找一些相关的资料，关于verilogA在仿真中的具体计算逻辑，您有推荐吗