器件SP在底层报错，但是在顶层不报错

miamiamia · 发表于 2023-6-14 09:55:57

您需要登录才可以下载或查看，没有账号？注册

×

求指教：为什么在库里面调用的电阻器件在底层小模块DRC验证都会报SP距离问题，但是到ｔｏｐ里没报呢？

miamiamia · 发表于 2023-6-14 13:26:00

李幕白发表于 2023-6-14 11:11
SP层次是P注入的层次，单独的SP层本身有间距，面积的约束，跟DIFF层有包含关系，您说的单独调用有错，错是 ...

这里面没可以改环的参数的地方，自带的环改不了，我看之前他们画完了的也是直接用的这个器件，没有改环，就是很神奇，底层报错，顶层不报～

miamiamia · 发表于 2023-6-16 09:15:09

13728688465 发表于 2023-6-14 17:33
运算的问题，你直接单独一个小的器件，他运算空间就是你整个cell。按照rule的话，会报错，这是完全有可能的 ...

谢谢您的解释

miamiamia · 发表于 2023-6-16 09:21:00

13728688465 发表于 2023-6-14 17:33
运算的问题，你直接单独一个小的器件，他运算空间就是你整个cell。按照rule的话，会报错，这是完全有可能的 ...

所以这种器件是需要手动补齐SP到满足DRC要求是吗？或者在top里不把这电阻的部分放在角落？还是咋改哇~

账号		自动登录	找回密码
密码			注册

[求助] 器件SP在底层报错，但是在顶层不报错