SD Modulator积分器输出幅值超出范围

naga_mei

最近做一个SDM，second order CIFF结构，按照simulink仿真参数，在simulink上每一级积分器输出幅值都不到0.4，转到cadence用理想器件建模积分器输出幅值超过直接到了用vcvs搭的全差分运放的上限，对此很不理解，请问是什么原因呢？
下图附上第一第二级积分器输入输出和vcvs搭建的运放理想模型。

naga_mei

   

gtfei 发表于 2023-4-23 10:02
1、检查运放差分输出是否正常建立
2、检查调制器系数是否和建模匹配
3、检查比较器是否正常工作

目前发现可能是我仿真设置存在问题，之前因为仿真不收敛按照网上教程添加了cmin和更改了iabstol等参数，把各参数调回默认值后降低仿真accutacy defaults 可以得出输入输出波形与simulink仿真大体相同的结果。可是仿真出的结果SNDR依然与simulink仿真结果有很大差距，检查调制器系数与建模匹配，请问还有可能是什么其他原因吗？

naga_mei

   

gtfei 发表于 2023-4-24 14:31
积分器饱和的问题解决了吗？目前的每级输出最大幅值能否和建模对应？
解决了之后，SNDR差是另一个问题了 ...

积分器饱和问题目前解决，发现第二级积分器输出与建模无法对应。有一点疑惑，cadence仿真时Vdd=1.8，输入幅值同建模相等值为0.5，此时Vcm=0.9，vref+和vref-分别设置为1.4和0.4，不知如此设置是否正确呢？(我看有些说法vref+和vref-设为vdd和gnd，仿真时发现此值对第一级积分器输入输出幅值有影响)

naga_mei

   

gtfei 发表于 2023-4-24 16:41
反馈值也是有系数得，你更改反馈值大小，你得看看系数值要不要跟着调

请问反馈值是指DAC反馈系数吗，我看同种结构的文献DAC反馈的系数与第一级integrator积分系数取相同的值，我也采用了相同的结构（具体与此图相似)。或者是更改vref+和vref-值的大小么，更改这个值后第一级第二级积分器输出幅度与simulink仿真并不对应并且明显大于simulink仿真，其他系数在simulink仿真中并不需要改变。。

naga_mei

   

gtfei 发表于 2023-4-24 17:49
按照你说的，假设改变VREFP/VREN值，而反馈系数保持不动
1、VREFP=1.4  VREFN=0.4  反馈系数=K   反馈量= ...

您说的对，改变VREFP/VREN值，而反馈系数保持不动，积分器输出量肯定是会跟着变的。虽然传递函数推导的时候默认vref是±1，如果在cadence仿真中想将vref设置为对应±1的默认值，应该设为多少呢？如果改变了vref的±值，simulink该如何仿真调系数呢？

naga_mei

感谢您的解答，我仿真时就是如您所说设置VREFP=1.4，VREPN=0.4，积分器求和反馈系数K=0.25, 然而积分器输出幅度确实无法与simulink仿真对应，第二级积分器输出幅度达到了0.6-0.7，simulink仿真时只有0.3-0.4。

naga_mei

   

istart_2002 发表于 2023-9-12 10:42
这前馈电容210、315、630f的电容是怎么确定的啊？

用matlab仿真得到的