设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 子模块LVS过了，放到总图跑LVS又报错求解 ...
返回列表 发新帖
查看: 1719|回复: 9

[求助] 子模块LVS过了，放到总图跑LVS又报错求解

[复制链接]
realgb
发表于 2024-7-1 11:18:37 | 显示全部楼层
看看有没有类似“breaking ambiguity threshold”这样的定义值，数值放大一点看看。有时候这个会引起top lvs出现类似问题。
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-14 05:23 , Processed in 0.010317 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表