设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 为啥VCO做pss仿真的时候会一直卡在第一个点啊？ ...
返回列表 发新帖
查看: 2382|回复: 10

[求助] 为啥VCO做pss仿真的时候会一直卡在第一个点啊？

[复制链接]
发表于 2024-1-22 16:25:15 | 显示全部楼层
收敛性问题
回复 支持 反对

使用道具 举报

发表于 2024-1-22 16:54:22 | 显示全部楼层
我之前遇到的是无源部分设计的不合理导致的，修改无源网络解决的
回复 支持 反对

使用道具 举报

发表于 2024-1-22 19:30:03 | 显示全部楼层
s参数的一些问题，多解的情况会导致仿真器计算不出来，就会不收敛
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-13 20:04 , Processed in 0.013651 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表