关于GPIO输入模式中的上拉输入和下拉输入模式具体作用

iankim33

最近在看一个GPIO，是带上下拉电阻输入模式的，网上查了一下资料，说上拉或者下拉模式就是在输出通道关闭且没有输入信号的时候，将这个PAD电位拉到高或者拉到低，不要让他浮空处于一个不确定的电位。否则可能会导致电路漏电。
我的问题就是，如果不使用上拉下拉让PAD浮空，那么漏电的机制从哪里来呢？我的理解是输出通道与PAD相连的推挽输是N管和P管的漏极，而输入通道与PAD相连的则是MOS的Gate端。输入输出通道都关闭时，似乎不管PAD怎么波动，也没有明显产生漏电流的地方呢？
第二个问题就是：什么时候决定使用上拉，什么时候使用下拉呢？

iankim33

   

totowo 发表于 2024-11-21 09:29
要看GPIO的做法，如果input通路是常通的（没有IE寄存器去关掉）的话，pad电压不确定，有可能导致进入芯片里 ...

谢谢大佬，那如果输入通道可以通过IE控制关闭掉，那上下拉电阻就不存在消除漏电的作用了吧。就剩下一个上电的时候给芯片一个初始态的作用了是吗？