设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SAR ADC的 DAC settling时间不够
返回列表 发新帖
查看: 2484|回复: 4

[求助] SAR ADC的 DAC settling时间不够

[复制链接]
发表于 2023-5-28 06:47:19 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
我试着做了一个桥接电容SAR，可能是因为桥接电容选的单位电容比较大，DAC要达到稳定的时间会比较长，我尝试增大了导通开关的尺寸，但对DAC稳定的时间没有明显的改善，请问大家在遇到DAC稳定时间过长的情况会怎么处理呢？（我使用的是异步SAR Logic，每次比较器重置完就会开始进行下一次比较，所以给DAC settle的时间不是很多）
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 03:30 , Processed in 0.016117 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表