折叠共源共栅放大器频率补偿

拖拉机OK了 · 发表于 2022-4-18 09:35:34

您需要登录才可以下载或查看，没有账号？注册

×

请问一下如下的折叠共源共栅放大器相位裕度不够，怎么才能对其补偿？之前听别人说可以找出输出阻抗最大的一个节点做密勒补偿，请问怎么才能知道哪个节点的输出阻抗最大？还有就是能不能直接在输出节点接一个电容来做补偿（电容的另一端接地）

拖拉机OK了 · 发表于 2022-4-18 10:16:54

敬山一休发表于 2022-4-18 10:07
你是接成跟随器结构测试的吗，还是放在一个闭环的电路里，如果是第一种情况看一下负载电容是否有接，输出组 ...

我是接成跟随器然后进行测试的，没有接负载电容，然后仿环路增益就会出现不稳定。

拖拉机OK了 · 发表于 2022-4-18 10:25:43

ly1043522707 发表于 2022-4-18 10:12
miller电容加在输出端和次极点的节点之间，在这里次极点就是M10的漏端，不过这个次极点一般不会对pm造成影 ...

我加上负载电容进行仿真确实没问题，但是一放到BGR里面，输出就会出现振荡。
微信截图_20220418102224.png

拖拉机OK了 · 发表于 2022-4-18 15:02:35

本帖最后由拖拉机OK了于 2022-4-18 15:05 编辑

敬山一休发表于 2022-4-18 13:42
目前来看你是负载电容把控不好，既然已经确定是应用在bg种，建议可以再BG直接测试环路稳定性，来增加你的 ...

我是在运放的输出端加了探针，然后仿出来的结果就是下图所示，不知道这样能不能看出环路的稳定性。我如果用在BG里，运放的负载电容是不是就是电路的寄生电容?
微信截图_20220418145902.png

拖拉机OK了 · 发表于 2022-4-18 15:41:11

大话天神发表于 2022-4-18 15:03
输出阻抗最高的点是M6的漏端，在这点接个对地电容无非就是想让主极点前移，-3db带宽被压缩，作用可能不大的 ...

我发现我这里面有好多极点，而且都靠的很近，后面我又增加了一级电路和电容来使主极点减小，当补偿电容达到10p以上时，主极点会离次极点比较远，但是为什么当补偿电容只有几百f法时，我仿真运放的环路增益，相位裕度也有60左右。
微信截图_20220418153552.png

拖拉机OK了 · 发表于 2022-4-18 15:52:31

大话天神发表于 2022-4-18 15:48
要考虑负载电容，单仿性能好，带到系统里面可能会变差

您好，请问您刚才说的那个引入一个零点来分裂极点，这该怎么操作？

拖拉机OK了 · 发表于 2022-4-20 21:15:59

本帖最后由拖拉机OK了于 2022-4-20 21:19 编辑

ly1043522707 发表于 2022-4-18 19:03
对了，楼主把三极管的比例取错了，应该是1：8，不是1:7；这个结构一般不会出问题，你最好提前计算好需要的R ...

比例取1:7是因为我看一些论文中写的1:7:1容易画版图，所以我就这样取了

账号		自动登录	找回密码
密码			注册

[求助] 折叠共源共栅放大器频率补偿