SMIC.18BCD工艺高压管的问题

white_w · 发表于 2022-3-29 17:23:28

您需要登录才可以下载或查看，没有账号？注册

×

，想问问各位友友们，SMIC.18BCD工艺的高压管为什么漏电那么大呀，上面两个管子是35V，下面三个管子是5V的，为什么在下面电流源那里电流就完全不对，上面两支路各2mA，下面居然只有254uA,太奇怪了

white_w · 发表于 2022-3-29 19:29:42

lodestar6666 发表于 2022-3-29 19:23
要先仔细查看厂家各器件的参数范围。目前一般的BCD工艺所谓的高压是指VDS耐压，而VGS都是低压，你目前这种 ...

好的，仿真确实发现了它的VGS还是5.5V的低压

white_w · 发表于 2022-3-29 19:32:56

lodestar6666 发表于 2022-3-29 19:23
要先仔细查看厂家各器件的参数范围。目前一般的BCD工艺所谓的高压是指VDS耐压，而VGS都是低压，你目前这种 ...

，它这里面有10v的管子，但是N管的HVBN和SUB衬底以及P管的HVBN、PEPI、SUB衬底该怎么接呀

white_w · 发表于 2022-3-30 10:01:02

lodestar6666 发表于 2022-3-29 23:38
应该有文档介绍的，先看文档

，比如说右边这个高压管的栅极和漏极接一起，如果想要VDS分压够大，那它的VGS也一定很大，那这样就矛盾了呀，衬底有一个是接高电位，使用如果分压大的话，那么VGS一定会很大呀

，仿真会报Vgb最大只能到5.5V，比较疑惑

white_w · 发表于 2022-4-1 10:34:25

lodestar6666 发表于 2022-3-30 22:07
有些工艺支持VGS高压，但现在很少了。一般高压供电的集成电路内部都有类似LDO的结构，先降压到低压给内部 ...

，是的，我现在就是在做高压转低压的预调制模块，电压是4-35V，这个工艺不太熟悉一直有很多问题，友友有没有什么好的降压结构呀

white_w · 发表于 2022-4-1 17:07:31

andy2000a 发表于 2022-4-1 10:44
BCD design 需 vgs 做 gate clamp , 耐压用mos 的vds去卡 , 下面5v mos drain 端先串 nldmos . N ...

,我这个是用的nld10V的管子，其中一个衬底HVBN我是接的35V的AVDD，然后就会报上面那个warning，这是啥原因呀

如果接成这样的话，局部的高电位就没有问题，正确应该是啥样的呀

white_w · 发表于 2022-4-6 21:26:16

andy2000a 发表于 2022-4-6 12:57
Ldmos 去卡高电压阿

想问一下，这个35V的管子的两个衬底可以这么接吗

white_w · 发表于 2022-4-7 16:28:53

andy2000a 发表于 2022-4-7 09:05
看cross-section 你自己跟工艺厂要 “ cross-section “ , Nldmos 你那 symbol 来看 , sub =avss ...

是这样的，如果两个衬底都接源端的话，在高压下就没有漏电，如果都接AVSS的话就会有漏电，一般对于LDMOS的管子，HVBN接AVDD，SUB接AVSS，PEPI接AVSS是这样接吗

账号		自动登录	找回密码
密码			注册

[原创] SMIC.18BCD工艺高压管的问题