设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 请问大家在设计VCO时，一般怎么降低交叉耦合对引入的闪 ...

返回列表发新帖

查看: 2390|回复: 8

[讨论] 请问大家在设计VCO时，一般怎么降低交叉耦合对引入的闪烁噪声呢？

发表于 2024-12-20 18:26:28 | 显示全部楼层

CZR1225 发表于 2024-8-29 17:31
谢谢您的回答

1）我的尾电流源就是采用尾电阻

我仿真时也发现虽然length减小后fn噪声贡献比例会提高但是整体相噪是变好的，反而是lengh增大相噪恶化，实在是不理解为什么？

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-19 05:41 , Processed in 0.011991 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表