在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 382|回复: 2

[讨论] 请问大家在设计VCO时,一般怎么降低交叉耦合对引入的闪烁噪声呢?

[复制链接]
发表于 2024-8-29 10:20:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问大家在设计VCO时,一般怎么降低交叉耦合对引入的闪烁噪声呢?

仿真发现交叉耦合对的闪烁噪声对100kHz以后偏移处的相位噪声影响很大,但是没有什么简单的手段可以降低。
论文中提到的方法包括二次谐波的滤波技术(增大面积)、减小导通角(比如C类VCO,会改变现有的拓扑结构)、VGS和VDS之间的移相(还没具体研究),
请问各位大哥有什么实际经验可以分享的吗?
发表于 2024-8-29 17:23:04 | 显示全部楼层
尾电流源用电阻替代,交叉耦合管L搞长一点,尾电感滤二次谐波。
 楼主| 发表于 2024-8-29 17:31:04 | 显示全部楼层


某2B网友 发表于 2024-8-29 17:23
尾电流源用电阻替代,交叉耦合管L搞长一点,尾电感滤二次谐波。


谢谢您的回答

1)我的尾电流源就是采用尾电阻
2)理论上确实是增大L和W可以适当减轻闪烁噪声,但是调试过程中发现还是使用最小L的时候相噪最好,当保持宽长比稍微增大L和W后,相噪反而会下降;
3)这种方法要牺牲太多面积,一般情况下很少采用吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:02 , Processed in 0.015013 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表