全差分放大器稳定性问题

Twonej

看不到schmatic，盲猜是r2i大佬博客里提到过的问题rt2innocence.net/integrated-circuit/the-stability-of-the-common-mode-feedback-loop/

Twonej

CX应该是CMEA输入级的栅电容；至于检测电阻，是至少与RDS相当（避免降低输出阻抗从而影响增益）。我用的是伪电阻实现的，那就是GΩ级别了

Twonej

   

LDDD1997 发表于 2022-8-12 14:10
谢谢您的回复。
      伪电阻是指MOS截止区电阻？      而且我不明白为什么这个极点会成为环路的次级点呢？ ...

是的，而且为了对高低电平都是截止区用的是串联的两个截止mos（pseudo resistor，很多生物芯片都有应用）
数学分析我很不擅长，可以慢慢推一下，有推导过程写论文写报告写专利都会好一些

Twonej

   

LDDD1997 发表于 2022-8-17 09:11
你好，我再请教一个问题。差分环路稳定性仿真，这几个电阻该怎么取值呢。

一般应该是单位反馈，就默认的1k就好吧

Twonej

   

LDDD1997 发表于 2022-8-17 09:50
这个电阻对差分环路增益仿真影响特别大，影响输出极点位置（次级点）。
...

反馈环节肯定是会影响稳定性的，不过我感觉应该还好。看edaboard的贴子说是阻抗越大越好，甚至要整一个电感阻交流(3) How to simulate fully differential amplifier | Forum for Electronics (edaboard.com)但是用CMDM仿应该不需要这么设置。我看cadence的文档好像他们设置的是10k，毕竟阻值越高增益应该越精确