设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › 芯片后仿的时候，验证环境中interface的input skew和out ...

返回列表发新帖

查看: 924|回复: 1

[求助] 芯片后仿的时候，验证环境中interface的input skew和output skew应该前多少呢？

发表于 2024-10-9 10:07:21 | 显示全部楼层

我理解不加延迟是沿采沿的情况，后仿可能会采不对，加个1ns或者1ps错开就行，具体看你clk频率；

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 19:21 , Processed in 0.010314 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表