请教下如果寄存器的时钟端用普通信号代替，在DC前端该怎么设置？

benjaminweber

尽管不认为你的理解对，如果你只是说DC里面的约束怎么写，用generated clock
从主时钟派生出你的we时钟，并设定时钟之间的相位差（延时）

benjaminweber

在同步电路里面出现了使用逻辑信号当时钟就是个问题。
我不准备说任何关于为什么不合适的话
如果你觉得必须这么做，做下去好了。大家都是这么过来的。