设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于运放极点的计算方法

返回列表发新帖

查看: 8235|回复: 12

[求助] 关于运放极点的计算方法

发表于 2021-6-18 15:40:38 | 显示全部楼层

如果是主极点的话，对应幅频的-3dB

回复支持反对

使用道具举报

发表于 2021-6-18 17:52:10 | 显示全部楼层

jcxwzy 发表于 2021-6-18 15:46
你好，我用cdd来计算感觉和0db点差不多；

应该不太对，建议看一下模拟电路中频率补偿相应的章节，主极点对应的位置

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-14 05:23 , Processed in 0.011453 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表