设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于dc综合后时序报告的一些疑惑
返回列表 发新帖
查看: 2559|回复: 7

[求助] 关于dc综合后时序报告的一些疑惑

[复制链接]
发表于 2024-1-11 19:54:34 | 显示全部楼层
1 输入到输出的路径为fully comb路径，一般的设计中是不包括这种纯组合的路径的。你需要自己了解设计中是否有该路径。
2 “约束改变” 尽在综合前修改，综合后不能再修改。
3 看一下dc手册的report相关的内容
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 07:19 , Processed in 0.013920 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表