设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › ESD/EOS和latchup(芯片级) › ESD/EOS讨论区 › cadence里的esd仿真分析
返回列表 发新帖
查看: 12454|回复: 22

[求助] cadence里的esd仿真分析

[复制链接]
发表于 2024-1-4 16:34:26 | 显示全部楼层


   
shauncc21 发表于 2022-6-11 11:32
PERC比这个检查的全面，PERC会检查三项，1.TOPOLOGY 就是该有的位置有没有ESD保护，以及尺寸比如MOS的L和TW ...


你好！不太理解第2点违例的后果。第1点就是看ESD电路和放电通路，第3点是看放电时电流密度，第2点检测寄生电阻是为了什么呢？
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-17 05:22 , Processed in 0.016081 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表