关于SRAM IP的gds以及cdl的获取问题

sofa_B

各位大侠们，目前小女子在做一个数字流程
数字电路中包含有一个SRAM的IP，这是由memory compiler产生的，一开始包含有.v，.lib以及.lef文件。前两者用于DC，第三者用于innovous布局布线。
我目前已经使用innovous成功完成了布线生成了def，想要导入virtuoso生成版图原理图时，有个问题询问大家：
我目前virtuoso库中没有这个SRAM的标准单元原理图及layout视图，甚至symbol都没有，
这样似乎就无法将innovous布线后包含SRAM IP的电路导入virtuoso了，更无法做LVS及DRC

不知道是不是我的流程出了错？还是我少了文件之类的？IP的gds文件是需要跟厂商申请协议获取的吗？
这种包含IP的到版图的设计，我该怎么做呢？烦请诸位大侠教导一番！
感谢！

sofa_B

   

cocoonqqq 发表于 2020-12-28 13:31
没搞明白你出def干嘛？ 你要过drc/lvs，你得出gds 。有所有stdcell 和 sram.gds，就-merge 指到所有gds做st ...

好的，非常感谢您的回复！醍醐贯耳。看了您的回复，我还有一个问题，您这里的关于SRAM的gds以及cdl文件我手中的memory compiler输出文件中时没有的。我现在手头关于SRAM只有.v，.lef跟.lib，所以是不是就是我文件缺失的原因？

sofa_B

   

liaohero 发表于 2020-12-28 16:50
會有gds cdl

您好，这个SRAM的gds跟cdl文件是需要等到后续跟相应工艺厂商付款协商之后才能拿到的意思吗？memory compiler只是一个生成工具对吗？

sofa_B

   

cocoonqqq 发表于 2020-12-28 14:40
这是complier的通病。。我也不懂，我也很痛苦，我这边是前端给我的，从来都是拖好久好久才会有gds/cdl，有 ...

您好，非常感谢您的回复。所以是这个SRAM的gds跟cdl文件是需要等到后续跟相应工艺厂商付款协商之后才能拿到的意思吗？memory compiler只是一个生成工具对吗？

sofa_B

   

cocoonqqq 发表于 2020-12-30 16:44
我也不是很确定，我猜的。等懂行的来答。

我碰到过前端一套东西一起都给我的，也碰到过就缺gds/cdl，催 ...

好的，非常感谢啊！！

sofa_B

后续：如前面大侠所说gds文件用于产生layout做DRC，cdl用于LVS。两个文件与厂商沟通申请后会提供相应的能生成gds以及cdl的memory compiler。