数字偷规则

conniezhou

我是这样理解的：fab的很多规则都是有比较大的余量的，所以有些数字的layout可以适当违法规则。但不是所有规则都是可以违反的，要看在工艺的哪个步骤。个人认为cont via 大小是一定不变的，但是metal 包 cont可以根据情况来减小。

典型的例子就是sram 。举例来说：smic 0.18um 0.13um 的sram 里面的很多地方都是有drc 违反的，但是良率不一定会被牺牲。

conniezhou

   

偷了以后，foundry还让流片吗？
zhq415758192 发表于 2012-4-9 13:35

                               
登录/注册后可看大图

如果design 违反design rule ，只要后果都是自负的 ，foundry是可以给流片的。
如果是mpw就没有关系，主要是量产之后，出现良率的问题，而且是不知道原因的良率问题就比较麻烦了。

说到经验，想起一位老大说过的话：经验就是你做过！
所以这里也不敢说哪些可以偷，哪些不可以偷。具体的如何偷，还是要和foundry的相关工程师沟通。

如果不是很在乎面积的话，最好还是按照design rule 来。当然大公司有钱除外！

conniezhou

其实在foundry里面的很多工程师自己也不知道哪些改偷。
只有那些工艺的设计者才有把握知道是否可以修改，改多少。

foundry里面的工程师大部分都是按照流程做事，没有太多发挥余地。