什么是 “High Speed” Logic Design

dafei4057

这里 high speed应该指的就是时钟频率，一般来说集成电路的设计主要就是考虑PPA（power performance area）,而在工艺尺寸不断减小的情况下如何解决“高速低功耗”的集成中带来的问题越来越重要。同意楼上的观点，在低速的时候时序的约束比较容易，但在高速情况下如何平衡PPA、如何折中是最关键的问题，所以在高速设计中越来越多的时间用在验证上，就是基于对PPA的全方位考量。希望对你有帮助。