postmarkeco

存在感

1. 先理清思路：假设原工艺是共4层metal  现在改版metal 1 ，同时增加metal 5 ；问题 增加一层金属 原顶层via 是复用原mask 还是可以重新制版？如果不重新制版 就需要新设计一个 metal4 到metal3 的via （因为size 要求差异），新的顶层金属使用约束较大；如果重新制版 需要新的via34 ,和新的topvia这样顶层使用起来会灵活。
2.假设我们选取难度较大的方式，只新增vai34 mask 原metal 3和metal4间的via 因尺寸大一点直接复用未现在 metal4与metal5 的top via。
3. 在设定好目前目标后再制定做法，如果ECO 在原数据中只改metal 1 实现，就可以说对lef.tf 进行修改 原via34 的尺寸定义后，再假设 metal5 以及 via45 （top via）的定义然后 进行ECO，完成后补上metal5 dummy。
4.如果如果ECO 在原数据中不能只改metal 1 实现；依然沿用上面第三点的方法进行处理，但是否成功需要看具体改版代码方案的需求，如果可以通过调整metal1 ，可以利用原有的metal2 meal3 meal4 的通道 再通过新的metal5 进行跳线连接 是有可能实现的，具体要看方案的难易度。

存在感

   

IRIS_1 发表于 2024-9-14 10:56
非常感谢，我这边原工艺是3层，metal 3是厚铝，width 大，我先把原数据的lef.tf metal3跟V23修改成新的工 ...

metal 3 不是不改吗？为什么需要改metal3？

--- via 定义 里面有几个语段 你看看是否全部改好了。

存在感

   

IRIS_1 发表于 2024-9-14 12:24
想过，不过能不重绕还是不想重绕

有几个问题需求你澄清 ，澄清后才能确定怎么做

1.目前这个case 的postmarkeco指的是什么？ 是流片后回来 mask 大部分不改只改metal1 和增加一层via 和 新增一层top metal 的mask 。如果不是 具体是什么情况
2. 为什么说是新工艺？如果是换了工艺 底层器件lib 是不一样的 需要重新PR，如果器件级一样，只是换了 metal介质 那 对应的寄生参数文件也是有差异的需要替换后检查时序是否受影响。
3. 如果是换工艺且增加metal 的话应该很好的处理的，依据推算 原先是3层metal 那么加到四层 是很轻松可以完成的。

存在感

   

IRIS_1 发表于 2024-9-14 11:36
现在via23数据上出现了两种尺寸，前面三种是目前新工艺的，在tf里面是直接定义的，其他的是viagen 出来了 ...

lle.tf 文件有不同段定义 对via 来说，主要是分两种情况，一个是走线时 生成的via ，一种是电源网络时 生成的via 。他们外围定义的金属包围宽度是需要在生成过程中读取算法才能自己刷新。