关于sdc约束的小问题

hhpingyear

回复 1# 天蝎座杀羊


   create_clock -name clk -period 100 -waveform [0 50] [get_ports ***]create_generated_clock clk1 -source [get_pins **] -mulitply_by 100  [get_pins **]
create_generated_clock clk1 -source [get_pins **] -mulitply_by 1000 [get_pins **]
输入输出约束不是随便设置的，它根据FPGA外部特性来约束的，你可以参照相关文档约束。
一般是 max_output = max pcb trace + Tsu ; min output = min pcb trace - Th