xa vcs full chip仿真时Flash memory怎么处理？

juneshang

   

ic小新 发表于 2019-12-12 19:20
搞定了，直接用VCS仿verilog即可

是flash执行了use_verilog方法，抑或是因为只有verilog-view，所以工具自动使用了verilog模型？

juneshang

   

ic小新 发表于 2022-7-5 09:13
flash我知道怎么弄了，因为没有电路，所以只能use_verilog。
你有没有用过模拟的方式仿真SRAM，SRAM内部 ...

同理，数字里包着模拟，那就use_spice调用sram的spice-view，不然sram默认会跟parent模块一样使用verilog-view，可以在tb_top里给sram加电压，并定义sram和parent数字模块的A2D和D2A接口。