xa vcs full chip仿真时Flash memory怎么处理？

ic小新 · 发表于 2019-12-12 15:24:20

最近在用xa-vcs做chip级混仿的时候（数字模拟电路都转为spice格式的网表了），数字内部的flash memory由于是第三方提供的IP，其对应的subkt为空。请问怎么做才能把Flash的功能加进去一起仿真？有做过的大神请指点一二，谢啦

paji · 发表于 2019-12-12 15:24:21

vcs可以直接条用flash的verilog模型

IC_ant · 发表于 2019-12-12 18:31:45

问第三方要相应的模型

ic小新 · 发表于 2019-12-12 19:20:40

搞定了，直接用VCS仿verilog即可

nnltshan · 发表于 2020-2-10 21:58:04

ic小新发表于 2019-12-12 19:20
搞定了，直接用VCS仿verilog即可

楼主怎么实现的，能够分享一下方法？方便加微信吗？谢谢楼主

ic小新 · 发表于 2022-7-4 14:34:09

IC_ant 发表于 2019-12-12 18:31
问第三方要相应的模型

大佬你好，麻烦问问做XA-VCS的时候，芯片内部的 SRAM一般怎么处理？谢谢

juneshang · 发表于 2022-7-4 22:25:15

ic小新发表于 2019-12-12 19:20
搞定了，直接用VCS仿verilog即可

是flash执行了use_verilog方法，抑或是因为只有verilog-view，所以工具自动使用了verilog模型？

ic小新 · 发表于 2022-7-5 09:13:33

juneshang 发表于 2022-7-4 22:25
是flash执行了use_verilog方法，抑或是因为只有verilog-view，所以工具自动使用了verilog模型？
...

flash我知道怎么弄了，因为没有电路，所以只能use_verilog。
你有没有用过模拟的方式仿真SRAM，SRAM内部的电路可以提出spice网表的，我仿真SRAM相关的设计，感觉功耗异常。电流贼大。
查了下手册，有个CMD：set_sram_characterization 1 -app power，还是不行，上电电流异常。

juneshang · 发表于 2022-7-5 22:06:26

ic小新发表于 2022-7-5 09:13
flash我知道怎么弄了，因为没有电路，所以只能use_verilog。
你有没有用过模拟的方式仿真SRAM，SRAM内部 ...

同理，数字里包着模拟，那就use_spice调用sram的spice-view，不然sram默认会跟parent模块一样使用verilog-view，可以在tb_top里给sram加电压，并定义sram和parent数字模块的A2D和D2A接口。

xiazhi · 发表于 2022-12-16 19:27:51

ic小新发表于 2019-12-12 19:20
搞定了，直接用VCS仿verilog即可

求flash 的Verilog

[求助] xa vcs full chip仿真时Flash memory怎么处理？

最佳答案

浏览过的版块

站长推荐 /2