在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4197|回复: 9

[求助] xa vcs full chip仿真时Flash memory怎么处理?

[复制链接]
发表于 2019-12-12 15:24:20 | 显示全部楼层 |阅读模式
5资产
最近在用xa-vcs做chip级混仿的时候(数字模拟电路都转为spice格式的网表了),数字内部的flash memory由于是第三方提供的IP,其对应的subkt为空。请问怎么做才能把Flash的功能加进去一起仿真?有做过的大神请指点一二,谢啦

最佳答案

查看完整内容

vcs可以直接条用flash的verilog模型
发表于 2019-12-12 15:24:21 | 显示全部楼层
vcs可以直接条用flash的verilog模型
发表于 2019-12-12 18:31:45 | 显示全部楼层
问第三方要相应的模型
 楼主| 发表于 2019-12-12 19:20:40 | 显示全部楼层
搞定了,直接用VCS仿verilog即可
发表于 2020-2-10 21:58:04 | 显示全部楼层


ic小新 发表于 2019-12-12 19:20
搞定了,直接用VCS仿verilog即可


楼主怎么实现的,能够分享一下方法?方便加微信吗?谢谢楼主
 楼主| 发表于 2022-7-4 14:34:09 | 显示全部楼层


IC_ant 发表于 2019-12-12 18:31
问第三方要相应的模型


大佬你好,麻烦问问做XA-VCS的时候,芯片内部的 SRAM一般怎么处理?谢谢
发表于 2022-7-4 22:25:15 | 显示全部楼层


ic小新 发表于 2019-12-12 19:20
搞定了,直接用VCS仿verilog即可


是flash执行了use_verilog方法,抑或是因为只有verilog-view,所以工具自动使用了verilog模型?
 楼主| 发表于 2022-7-5 09:13:33 | 显示全部楼层


juneshang 发表于 2022-7-4 22:25
是flash执行了use_verilog方法,抑或是因为只有verilog-view,所以工具自动使用了verilog模型?
...


flash我知道怎么弄了,因为没有电路,所以只能use_verilog。
你有没有用过模拟的方式仿真SRAM,SRAM内部的电路可以提出spice网表的,我仿真SRAM相关的设计,感觉功耗异常。电流贼大。
查了下手册,有个CMD:set_sram_characterization 1 -app power,还是不行,上电电流异常。
发表于 2022-7-5 22:06:26 | 显示全部楼层


ic小新 发表于 2022-7-5 09:13
flash我知道怎么弄了,因为没有电路,所以只能use_verilog。
你有没有用过模拟的方式仿真SRAM,SRAM内部 ...


同理,数字里包着模拟,那就use_spice调用sram的spice-view,不然sram默认会跟parent模块一样使用verilog-view,可以在tb_top里给sram加电压,并定义sram和parent数字模块的A2D和D2A接口。
发表于 2022-12-16 19:27:51 | 显示全部楼层


ic小新 发表于 2019-12-12 19:20
搞定了,直接用VCS仿verilog即可


求flash 的Verilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:29 , Processed in 0.026391 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表