在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1870|回复: 8

[求助] 请教Design Compiler逻辑综合的时候编写时序约束问题

[复制链接]
发表于 2023-8-2 14:16:44 | 显示全部楼层


   
kk2009 发表于 2023-7-25 01:00
这个你可以考虑扫频,也就是按照每10MHz增加,依次综合,得到面积、频率的曲线。
...


input delay 和output delay呢
回复 支持 反对

使用道具 举报

发表于 2023-8-3 10:50:02 | 显示全部楼层


   
kk2009 发表于 2023-8-3 00:59
可以考虑input/output delay 50%of clock period.


怎么不按实际情况计算
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-22 12:43 , Processed in 0.014272 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表