设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog资料

返回列表发新帖

查看: 1938|回复: 0

[资料] Verilog资料

发表于 2014-4-21 15:47:43 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

卡内基梅陇大学verilog课程讲义.pdf (294.37 KB , 下载次数: 17 )

可综合的Verilog语法（剑桥大学，影印）.pdf (412.39 KB , 下载次数: 18 )

可综合的Verilog语法.pdf (412.39 KB , 下载次数: 15 )

数字系统设计与Verilog HDL.PDF (9.94 MB , 下载次数: 37 )

相关帖子

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 07:37 , Processed in 0.017731 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表