on-Chip ESD 流程主要分几步？

summeryu

   

u12u34 发表于 2022-11-9 14:27
具体可以看我的博客 全是ESD相关文章，也可以关注我的微信公众号:番茄ESD小栈， 目前最专业的ESD公众号了。 ...

hello，想问用什么手段可以确定ESD window啊？一般不都是在NMOS 的snap-back 区域吗？

summeryu

   

u12u34 发表于 2023-1-13 14:22
ESD的Design Window 的目的是确保内部电路不会因为ESD而失效，也要保证不影响正常工作。所以Snap-Back型 ...

我一直有个疑惑，假使我用GGNMOS来设计clamp ESD（power和ground之间的），其中NMOS的size过小应该起不了泄放大电流的作用，是不是过大了有副作用？不考虑在layout的面积浪费。。。对于GCNMOS的NMOS size是不是也是一样的优缺点啊？
另外想多问一句，你有见过在一个die里面ESD同时用GCNMOS和GGNMOS的情况吗？