采样保持电路SFDR,输入信号100Mhz，SFDR60dB,600Mhz，SFDR30dB

xuriver2012 · 发表于 2013-9-5 09:13:32

相信楼主的东西还停留在仿真阶段，所以Clock Jitter的影响现在是看不到了，最大的可能还是带宽不够，造成信号的最终结果不正确。电阻的非线性应该和频率没有直接的关系，不会造成如此巨大的变化。

xuriver2012 · 发表于 2013-9-5 09:53:05

回复 xuriver2012

电阻的非线性和输入频率是有直接关系，5楼从电路角度分析的已经很清楚了。

...
tmdyumf 发表于 2013-9-5 09:44

登录/注册后可看大图

你说电阻的非线性同频率有直接关系有什么依据么？一般来说开关的非线性都是同加在上面的电压有关系，这样会有一个二次项的存在。有公式表明这个二次项还同频率有相关么？

xuriver2012 · 发表于 2013-9-6 19:17:24

好的，受教了，我去研究研究

账号		自动登录	找回密码
密码			注册

[求助] 采样保持电路SFDR,输入信号100Mhz，SFDR60dB,600Mhz，SFDR30dB