All-digital duty-cycle correction for pipeline ADC

nanke

不建议用DCC处理时钟，jitter会影响pipeline adc性能

nanke

   

爱学习的小居居 发表于 2023-11-17 14:08
大佬，问一下，如果在100M左右，时钟占空比在30%-70%都能正常工作，如果不使用DCC，岂不是要多花费很多功 ...

不是大佬。不知道，只是提醒一下。为啥会有30%~70%占空比也能工作这个需求，不能给个200M时钟再2分频？