在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2709|回复: 7

[讨论] All-digital duty-cycle correction for pipeline ADC

[复制链接]
发表于 2023-11-17 13:43:17 | 显示全部楼层
不建议用DCC处理时钟,jitter会影响pipeline adc性能
回复 支持 反对

使用道具 举报

发表于 2023-11-17 14:11:21 | 显示全部楼层


   
爱学习的小居居 发表于 2023-11-17 14:08
大佬,问一下,如果在100M左右,时钟占空比在30%-70%都能正常工作,如果不使用DCC,岂不是要多花费很多功 ...


不是大佬。不知道,只是提醒一下。为啥会有30%~70%占空比也能工作这个需求,不能给个200M时钟再2分频?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-18 18:49 , Processed in 0.017548 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表