vivado时序分析

asic_service

回复 4# IC.Michael


看个腾讯课堂的课程，可以简答你的问题。min为负数的理解，你可以看这个课程的第二课（此课免费，你的问题在最后15分钟有答案）：https://ke.qq.com/course/379407

asic_service

回复 6# IC.Michael

请举一反三。器件IO定义-min, -max就是定义输入/输出信号在哪儿时间窗口内稳定。注意：信号变化时，稳定窗口不是一个时钟周期，应该比一个时钟周期短（如果这个不明白，自己去看DDR等芯片的datasheet，或深入理解skew）。所以-min为啥可以为负数，跟DFF setup/hold类似。data path跟clock path上的delay不一样，导致芯片外面看上去是负数。


回答完，照例发个数字IC设计课程的广告，希望能让大家明白更多数字设计的原理，朝专家级迈进。
https://ke.qq.com/course/379407?tuin=64ce5e2a

asic_service

我在chrip IO上通常用set_input_delay/set_output_delay -min/-max。没有用过skew。