数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 785 786 787 788789790 791 792 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


求数字前端／后端用的LIB	enchanter 2008-11-19	02308	enchanter 2008-11-19 09:26
xilinx FPGA交流群：61794154	2052 2008-11-18	04674	2052 2008-11-18 17:09
modelsim ae仿真altera的宏模块时用添加库吗？	fzfh1219 2008-1-4	34195	hnchentao 2008-11-17 21:59
altera时序仿真	wyn631281 2008-6-26	23324	hnchentao 2008-11-17 21:54
哪位大侠做过xilinx MGT的仿真啊？	newmachao 2008-11-16	05714	newmachao 2008-11-16 19:00
讲座信息分享一下：赛灵思专家为您面授TD-SCDMA/LTE FPGA解决方案	chixuefu 2008-11-16	02121	chixuefu 2008-11-16 17:58
裸跪不起求系统全面的介绍VHDL的英文书。。。	saleslhzk002 2008-11-15	01832	saleslhzk002 2008-11-15 18:57
verilog book cn	atonic 2008-11-11	12358	qiyue_k 2008-11-15 09:23
基于DSP＋FPGA＋USB2.0开发板GPS卫星导航定位系统的开发	dsp_fpga_200809 2008-11-13	32393	dsp_fpga_200809 2008-11-14 19:50
【转载】致初学PLD，或者FPGA新人，大家常犯的毛病	feitengyu 2008-11-14	02306	feitengyu 2008-11-14 18:18
新手报到	myhope 2008-11-13	02695	myhope 2008-11-13 17:41
不好意思再想问一下	lienking 2008-11-12	12591	maldini1986 2008-11-12 23:55
请问一下AHDL 和VHDL 和VERILOG有啥区别	lienking 2008-11-12	02381	lienking 2008-11-12 23:38
请教如何设计一1GHz以上的32位计数器	yajunzh 2005-4-20	33893	seagull5414 2008-11-12 11:36
ic设计入门 ...2 3 4	26022602 2008-10-11	309283	matrixwayne 2008-11-12 00:57
请教时序分析后的f_max	hermit2008 2008-10-31	23295	xinzhongdeyun 2008-11-11 17:17
请教一个关于FIFO的问题	ljsu0203 2008-10-12	43338	glenchan 2008-11-11 17:00
谁来救救我??计数器问题	soundsong 2006-8-18	64060	jackiexiuyi 2008-11-10 21:01
新手帮助！	goodfan 2008-11-10	12264	jackiexiuyi 2008-11-10 20:59
大型计数器设计方案性能比较......	jamyce 2003-12-4	53862	lsx0117 2008-11-10 15:33
好	dianke007 2008-11-7	12149	wildfire 2008-11-8 10:08
破论坛	Jungolf 2008-10-22	22937	aliaoshaer 2008-11-7 18:09
急切希望高人给小弟解答PLL使用问题。	mdy521 2007-1-8	33241	aliaoshaer 2008-11-7 18:07
ise8.1写约束问题！	yn800323 2006-7-24	74296	aliaoshaer 2008-11-7 17:54
弱问：运行DC时，怎么检查自己的design使用了多少resource?	axlrose105 2008-11-6	12955	socrates77 2008-11-7 16:57
谁又VERILOG HDL 的设计系统实例？？谢谢	junzheng8616 2008-11-7	12127	socrates77 2008-11-7 16:44
为什么用JTAG下载模式不能下载成功？？？？	xiaojuju 2008-11-6	13421	xiaojuju 2008-11-6 19:47
求助ip core 中的fifo	急行军 2008-11-6	02573	急行军 2008-11-6 17:03
新人请教关于在Quartus里调用modelsim的问题	ciciqian1983 2007-4-27	68228	cxailb 2008-11-6 17:00
运行dc遇到的问题	5a5e 2007-11-29	73446	socrates77 2008-11-5 23:42
worst case slack VS critical path	yel27 2008-11-5	14530	eexuke 2008-11-5 16:58
maxii 不能下载	dfsmile 2008-11-3	02542	dfsmile 2008-11-3 20:09
加快您的DSP/FPGA开发进度	venidomine 2008-10-31	22303	fread001 2008-11-3 15:29
紧急求救：为什么修改mif文件后仿真结果没变过来？	gfd 2008-11-2	12784	zzmqjx 2008-11-3 13:55
双口RAM 输出问题	zj377 2008-10-31	22983	gfd 2008-11-2 17:51

1 ... 785 786 787 788789790 791 792 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31355|排名: 8

快速发帖

浏览过的版块

站长推荐 /2