在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[资料] 求解二次规划问题的基于LVI的原一对偶神经网络FPGA设计和实现 attachment muwu324 2010-9-25 21756 vikingg 2010-9-25 12:44
非常经典的状态机设计技术 hongfei0218 2008-9-13 91587 denhua 2010-9-25 12:31
数字前端设计权威网站,资料全免费 fire420 2008-2-29 82276 fanda100 2010-9-25 12:12
非常经典的synopsys的verilog培训资料 yingcui88373 2008-7-18 42274 yuanpin318 2010-9-24 19:18
IEEE Standard for Verilog Register Transfer Level Synthesis attachment free2bird 2007-6-14 61965 efwefwrrr 2010-9-24 17:39
VERILOG FOR SYNTHESIS attachment  ...2 jason99pan 2006-12-29 133441 efwefwrrr 2010-9-24 17:23
共享:Operating System Kernel for All Real-time Systems attachment  ...2 louyj2005 2006-8-24 183549 ksc_51 2010-9-24 15:46
[资料] 可编程逻辑器件应用设计技巧 attachment frawheeo 2010-3-28 81852 denhua 2010-9-24 12:33
华为-射频技术基础知识培训 attachment  ...2 szkevin 2009-3-22 172781 frawheeo 2010-9-24 12:03
tcl文件使用 attachment  ...2 hsuda876 2009-5-18 123326 aoltw 2010-9-23 17:07
coding guidelines for datapath attachment ajianginger 2009-8-20 43797 lixqing 2010-9-23 14:55
设计与验证:Verilog HDL教材(解决大家只有程序,没有教材的问题) attachment  ...2 yyphpu 2009-11-13 162976 lixqing 2010-9-23 14:44
[求助] VERILOG仿真求教 hugang198618 2010-9-22 21970 hugang198618 2010-9-23 12:20
XILINX ISE Design Suit 11 attachment  ...234 sertek.tw 2009-11-22 357337 aking0532 2010-9-23 08:00
Writing Efficient Testbenches attachment rambling 2009-8-7 71444 ID2007 2010-9-23 01:06
Digital_Computer_Arithmetic_Datapath_Design_Using_Verilog_HDL mmm112233 2009-6-8 61670 lixqing 2010-9-22 23:41
[ebook] FPGA Prototyping by VHDL Examples attachment  ...23 tman001 2008-6-8 264126 lixqing 2010-9-22 23:16
求FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version ekf 2009-8-28 31781 lixqing 2010-9-22 22:59
电路面试题详解 attachment  ...2 taoying 2009-10-18 172681 wstar 2010-9-22 22:54
走出华为(经典) attachment  ...23456..10 chengzhenjun 2007-3-30 9110848 djjyt 2010-9-22 22:48
[资料] velog—golden中文版 attachment casxjs 2010-9-22 31918 mtwumtwu 2010-9-22 21:05
[资料] 基于FPGA嵌入式系统设计 attachment casxjs 2010-9-22 21807 mtwumtwu 2010-9-22 20:59
[资料] [完整]C++沉思录 lvfly 2010-3-24 62433 fly2left 2010-9-22 17:27
[资料] fpga高级技巧 attachment casxjs 2010-9-22 11406 vikingg 2010-9-22 12:44
[求助] 仿真时加入时钟抖动 chanon 2010-5-27 42529 ningwei8027 2010-9-22 01:05
[资料] modelsim的使用手册 wangheping123 2010-9-17 41544 ningwei8027 2010-9-22 00:48
状态机的最优编程方法介绍 attachment  ...2 sanbeishui_1999 2006-12-12 117801 ningwei8027 2010-9-22 00:10
[资料] Verilog HDL程序设计与实践 attachment heningbo 2010-9-16 81464 ningwei8027 2010-9-21 23:39
[资料] 验证与VCS使用 liujj84 2010-8-29 62133 ningwei8027 2010-9-21 23:23
[资料] fpga错误集锦 attachment xxhhnn 2010-7-27 91958 13915044350 2010-9-21 20:16
[资料] Cadence芯片版图设计工具入门 attachment  ...23456 bobxx1234 2010-4-24 5314750 liu2703 2010-9-21 16:26
技术资料 attachment KONG9 2009-4-11 21435 vikingg 2010-9-21 12:57
[招聘] 找工作,烦啊 jjgao 2010-9-21 32876 quee 2010-9-21 11:59
quartus 2 的例子 attachment tri-angel 2007-8-30 41499 康华 2010-9-20 22:19
[资料] 静态时序分析在数字集成电路设计中的应用 attachment signallv 2010-9-18 42037 lvwinter 2010-9-20 18:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 16:33 , Processed in 0.045285 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块