EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 13 |主题: 26594|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 349 350 351 352353354 355 356 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] cyclone 4 AS 配置 - [悬赏 10 信元资产]	danleaf 2015-10-31	02584	danleaf 2015-10-31 20:08
[资料] RTL-to-Gate Synthesis with DC ...2	wolaikankan 2010-6-26	113923	satyaneos 2015-10-31 09:45
[资料] 我的AISC整个流程，数字模拟电路，数字设计软件资料 ...2 3 4 5 6..14	sally8512152 2010-3-21	13525911	lyx11 2015-10-31 07:37
教你把Vim改装成一个IDE编程环境(图文) ...2 3 4	jqlong 2009-6-2	318667	jcchan 2015-10-31 06:44
[资料] Quartus工具使用指南(华为) ...2 3	microe04 2010-4-12	247122	听海的风7583 2015-10-30 22:53
[资料] Highly Effective Testbench Design Approaches ...2 3 4	pumpkin 2009-12-22	317175	Ryggeor 2015-10-30 04:27
[资料] Overcoming Signal IntegrityIssues with Wideband CrosstalkCancellation Technology	immonster 2011-4-24	82650	Ryggeor 2015-10-30 03:22
verilog hdl硬件描述语言(中文教程)	whh1981 2008-3-26	72389	friend8_zte 2015-10-29 21:32
[求助] encounter 安装错误！	d6821_021362 2014-9-30	11373	578738434 2015-10-29 17:25
[求助] cell delay	hjacky2010 2015-10-28	02008	hjacky2010 2015-10-28 10:44
[原创] 求助Verilog的入门视屏	caoxiaoying 2015-10-28	01699	caoxiaoying 2015-10-28 10:35
[资料] Xilinx Spartan6 开发板原理图加PCB ...2	eecsseudl 2010-5-15	105704	麻豆小芽 2015-10-27 15:55
[分享] xilinx的开发板的原理图和PCB图 ...2	efamily 2005-11-5	165544	麻豆小芽 2015-10-27 15:44
[原创] PS2协议键盘接口设计及实验	qinzhanao 2015-3-27	42472	lifeng666999 2015-10-27 15:07
[资料] xilinx fpga内部结构深入分析	iweimo 2012-8-4	74102	qq751728912 2015-10-27 14:20
[资料] CPLD/FPGA常用模块与综合系统设计	peterking1983 2010-3-21	64166	tedious 2015-10-27 04:46
[资料] 发两个Design Compiler的资料	Drlee0705 2015-10-25	32601	ab3028 2015-10-26 23:28
锁相环PLL原理与应用 ...2	wzh2909 2009-9-8	125527	maomao1105 2015-10-26 09:56
[资料] 很好的linux命令手册（不看后悔）	yydlovefyh 2014-4-22	93384	贼呗 2015-10-24 16:52
关于锁相环（PLL）的国内资料（paper） ...2 3 4 5 6..10	jiangbing1975 2007-6-26	9819150	dires1118@126.c 2015-10-24 14:49
[资料] 华为FPGA设计全套资料 ...2 3	jornsnopy 2012-10-10	266861	kangrui@xidian 2015-10-23 22:36
[原创] 关于modelsim仿真中不能显示内部信号，只能显示顶层的端口信号的问题	wsz561208 2015-10-23	03352	wsz561208 2015-10-23 17:23
[讨论] quartus9.1sp2 生成ipcore NCO 出错向各位求解？	hsc0588 2015-10-23	12696	hsc0588 2015-10-23 10:21
[求助] altera 的dsp builder 能生成verilog 代码吗？能的话，具体是哪个版本？	hsc0588 2015-10-23	02884	hsc0588 2015-10-23 10:20
[求助] 谁有synplify 2014.09-sp2的破解文件	ybr312 2015-4-23	63225	marco0109 2015-10-22 20:37
[求助] Synplify综合时 RTL viewer显示：HDL Analyst is not licensed	hardware_hh 2010-12-16	79079	marco0109 2015-10-22 20:36
[资料] synplify 201309-1破解	andymind 2014-7-9	32657	marco0109 2015-10-22 20:33
[求助] 求 windows 7 64bits 的synplify 201309 软件	gmm.dl.cn 2014-5-6	32861	marco0109 2015-10-22 17:54
[资料] 三星sdram控制器verilog实现 ...2	pzfok 2014-4-7	165162	jcchan 2015-10-22 13:34
[资料] Xilinx PCI Express - DDR2参考设计	qingweisan 2012-7-1	84120	adefan 2015-10-22 06:12
[求助] bsdarchitec怎么定义带有多个控制端口的IO	liqiang998 2015-10-21	02107	liqiang998 2015-10-21 16:22
Cadence 综合工具Ambit教程 ...2 3	junul 2007-6-1	208631	gangsterzhang 2015-10-21 11:29
[资料] 赛灵思FPGA设计高级技巧篇－－华为内部资料 ...2 3 4 5 6..7	fanyan861110 2011-1-23	6714948	zhangdq 2015-10-21 10:42
[资料] 基于FPGA的交通路口红绿灯控制系统	xiaoming1017 2015-10-14	22800	monster_blur 2015-10-21 08:46
FPGA做VGA视频显示的详细资料 ...2 3 4 5 6..11	shujintan 2009-8-9	10823960	lifeng666999 2015-10-20 16:13

1 ... 349 350 351 352353354 355 356 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 13 |主题: 26594|排名: 4

快速发帖

浏览过的版块

站长推荐 /1