在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] asic设计流程  ...23 吉祥123 2010-12-6 228485 blfa 2018-12-20 21:34
[资料] 经典RTL设计论文系列(同步和异步reset设计) maxxujun 2016-8-22 82970 risccpu 2018-12-20 17:04
[求助] pt做STA的时序报告 cafszyl 2012-7-5 98812 edwardk 2018-12-20 08:09
[资料] Xilinx ISE 9.x fpga&cpld设计指南 光盘附带内容  ...23456..8 菜鸟二代 2010-1-8 7031107 博思516 2018-12-19 22:08
[资料] 用FPGA实现FSK调制解调  ...2 lxw543 2015-1-12 144895 robberxiong 2018-12-19 20:06
Verilog PLI教程 --- 第一部分 介绍 mulahui 2009-3-16 43551 Andy126 2018-12-19 19:36
[原创] 数字滤波器设计源代码  ...234 罐罐 2010-12-7 3311697 liumeng_2013 2018-12-19 15:36
随机数发生器经典资料  ...234 yhzhangstrive 2009-10-14 389452 icccc1314 2018-12-18 18:42
[求助] Quartus12.1 调用3个PLL IP核,fitter时报错 jxlannie 2013-7-1 29090 edwardk 2018-12-18 17:01
[求助] Designware library里的IP核能映射成门级网表么  ...2 yameide18 2013-3-1 137988 edwardk 2018-12-18 16:05
发一个可综合的arm ip核,可以和keil输出的hex联仿  ...23 teaimport 2009-2-28 218834 edwardk 2018-12-18 16:02
[求助] Altera 的DDR SDRAM IP核的配置 yanzhixue 2016-7-11 24439 atom-x 2018-12-18 14:53
[求助] 关于IP核例化的问题 ivyzhang 2011-6-3 911735 edwardk 2018-12-18 10:39
[资料] synplify 使用教程(英文版) athena_deutsch 2010-3-6 72986 smaa 2018-12-18 09:58
[原创] ISE12.3 中的很多IP核不能用 天天PDF 2011-6-20 89614 edwardk 2018-12-18 09:38
[资料] Using Tcl With Synopsys®Tools  ...2 zbwqiang 2011-1-20 125960 atom-x 2018-12-17 15:07
硬盘控制器ip  ...2345 niwenchuan 2004-4-28 4616231 shancjb 2018-12-17 13:42
08新书VLIW Microprocessor Hardware Design  ...23456..8 natrac 2008-2-4 7719112 yuanpin318 2018-12-17 12:31
ps2_keyboard的verilog源码  ...2 hsdy 2008-4-9 145811 xj14052169 2018-12-17 11:09
[资料] 浪潮之巅 student2010 2018-12-7 52793 colindeng 2018-12-17 11:06
[资料] Bist For Soc playerdell 2013-4-22 73021 yuanpin318 2018-12-17 10:41
[原创] 【Springer 2008 新书】The Developer's Guide to Debugging  ...2345 benemale 2008-8-17 4112166 yuanpin318 2018-12-17 10:39
SystemC_Getting_Started  ...2 kevinwjs 2008-7-15 185612 Andy126 2018-12-16 16:42
嵌入式教程与应用+C语言+ARM+..(站长推荐) yoddo101 2009-10-2 93795 Andy126 2018-12-16 16:40
[资料] MIPS 处理器的SystemC实现  ...2 wangwangcpu 2011-3-4 145279 Andy126 2018-12-16 15:02
Kluwer-_Digital_Computer_Arithmetic_Datapath_Design_Using_Verilog_HDL  ...2 wolfzou 2008-10-28 176071 napoleonlijun 2018-12-14 17:14
[讨论] 数字前端 SOC 数模混合 哪个有前途啊  ...2 我擦泪 2012-10-23 129034 Andy126 2018-12-14 11:57
[分享]关于DDC的一些相关资料[免费]  ...234 cadet1997 2009-5-19 3410329 icwangrui 2018-12-14 09:20
[求助] 求一本书 VLSI阵列处理 空白MAX 2018-12-13 02204 空白MAX 2018-12-13 23:01
[原创] NT35532_Draft Spec schj10 2013-1-12 98339 HowieSuen 2018-12-13 17:25
Asynchronous.and.Synchronous.Reset.Design.Techniques  ...234 airplaycn 2006-11-17 3610468 yesterdaymore 2018-12-13 14:05
[原创] the sumary of techniques for Asynchronous FIFO Design charles_lee 2012-7-28 73275 yesterdaymore 2018-12-13 13:51
[资料] ncverilog如何仿真systemverilog  ...23 fl_5588 2013-5-8 2417186 cxa 2018-12-13 11:12
FIFO中文应用笔记  ...23456 MOSFET 2008-5-26 5114033 dongpq 2018-12-13 10:52
[资料] XilinxISE DesignSuite10.X FPGA开发指南—DSP、嵌入式与高速传输篇CDROM文件  ...23 691564736 2013-8-12 257044 Andy126 2018-12-12 20:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:56 , Processed in 0.050590 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块