EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 0|主题: 26588|排名: 3

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 158 159 160 161162163 164 165 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 《FPGA嵌入式项目开发三位一体实战精讲》	pwang7 2021-10-15	12309	xudeqiang 2021-10-16 19:12
[资料] NC-verilog 仿真教程和实验实例 ...2 3 4 5 6..21	younghorse 2009-12-16	20551418	syxd2012 2021-10-16 14:21
[资料] 美光的DDR3的代码模型（通用） ...2 3 4 5 6	sunkimi 2010-12-20	5518928	lynjorn 2021-10-16 09:45
[资料] 【2019 新书】 Digital and Statistical Signal Processing ...2 3 4 5 6..7	hsh22 2019-2-21	6117841	zlhrsy 2021-10-15 20:23
[资料] 25XX256 EEPROM verilog model ...2 3	ivor_kandy 2013-4-26	259596	sx1506509279 2021-10-15 09:06
[原创] perl入门书籍_小骆驼书（中文版+英文版）	liy97 2020-7-19	22901	sarther 2021-10-14 18:47
[资料] System Verilog for RTL model ...2	carp 2021-5-21	164307	zhangxibin3084 2021-10-14 15:20
[求助] Digilent量产工具，帮忙从CSDN搬运过来	tmd007 2021-10-11	33000	tmd007 2021-10-14 13:05
[资料] RAPIDIO嵌入式系统互连(SAM FULLER著) 清晰版，三个压缩包 ...2 3	mingboshui 2015-8-12	228840	guojiang 2021-10-14 11:06
[资料] Introduction to Logic Circuits & Logic Design with Verilog ...2 3	peifei 2020-9-8	216080	lutherliu 2021-10-13 20:20
[资料] Multi-Disciplinary Digital Signal Processing：a Functional Approach Using Matlab ...2 3 4	hsh22 2018-8-16	347941	gregoryw 2021-10-13 19:52
[资料] Digital Logic Design Using Verilog Coding and RTL Synthesis.bak ...2 3	shishu8385 2018-12-22	289278	lutherliu 2021-10-13 19:41
8255 verilog ...2 3	lixiaoru 2007-11-24	239105	tanner123 2021-10-13 14:44
[资料] Xinlix Cordic 算法	huojian1991 2016-10-11	33316	cfly_chang 2021-10-13 14:39
[资料] visio的circuit模板 ...2 3 4 5 6..8	lotus_meilian 2010-3-4	7435205	cfly_chang 2021-10-13 13:54
[资料] Prime Time Fundamentals User Guide	xxgeneral 2017-4-25	63583	prabakaran_vlsi 2021-10-12 22:06
[原创] IC设计者必须会的TCL语言教程 ...2 3 4 5 6..22	eric_1024 2010-8-24	21952136	tansiye 2021-10-12 15:59
[资料] 分享解压后的文档资源1	phenixsong 2021-10-12	11953	zampple 2021-10-12 15:59
[资料] 分享解压后的文档资源2	phenixsong 2021-10-12	02003	phenixsong 2021-10-12 09:52
[资料] vivado相关资料文件	dengxiakutu 2021-9-17	52398	cfly_chang 2021-10-12 09:37
Cadence公司关于设计中很重要的Timing Closure问题的介绍和解决方法 ...2 3 4 5 6..15	milkcowboy 2007-12-25	14745336	vsop 2021-10-11 23:16
[资料] 附上自己的學習資料 matlab simulink verilog ...2 3 4 5 6	jswon 2010-4-10	5217801	vsop 2021-10-11 18:58
[资料] Perl语言入门第六版（learning Perl 6th）中文版 ...2	sevenprince 2012-8-14	185554	244603253 2021-10-11 15:15
[求助] 求教 linux版本的modelsim怎么安装? 只有个aol文件 - [已解决]	leonardo_z 2021-10-10	13980	阎浮提 2021-10-10 22:06
好书共享 Building ASIPs ...2 3 4 5 6..7	wolfzou 2009-11-22	6617516	lans0625 2021-10-10 14:29
[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide （可搜寻 PDF） ...2 3	redleaf1988 2014-12-2	218908	MARKcz 2021-10-10 11:23
[求助] synopsys 注册	xiaoguoer123 2021-3-2	32252	xiaoguoer123 2021-10-9 18:37
[原创] 基2 8点fft verilog代码经过modelsim仿真 ...2 3 4 5 6..13	magicyang_223 2011-5-8	12451850	我是传奇vip16 2021-10-9 14:35
[资料] 微型计算机硬件组成	Pangzzzi 2021-9-18	72210	lans0625 2021-10-9 14:19
[资料] altium 10 crack	zero6872 2013-7-29	42525	sunil4u 2021-10-9 13:04
verilog 经典书籍 Verilog Golden（中文版）	sunlee 2006-9-26	73181	MARKcz 2021-10-9 09:45
[资料] Cadence.NC-Verilog几个资料 ...2	djsly4321 2013-4-7	187054	ldy777 2021-10-8 13:34
[资料] CPCI规范——硬件设计 ...2 3 4 5 6	PETERZHAO2010 2010-10-31	5920849	dreamfly123123 2021-10-7 09:00
[资料] SystemVerilog Assertions Basic Tutorial ...2 3 4	foreverexist 2010-1-5	3011898	balanx 2021-10-6 12:23
synopsys ces_sva_2006.06-SP2 lab ...2	yckai007 2008-12-6	146312	balanx 2021-10-6 11:53

1 ... 158 159 160 161162163 164 165 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 0|主题: 26588|排名: 3

快速发帖

浏览过的版块

站长推荐 /1