EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22470|排名: 6

版主: damonzhao, idbi, icfbicfb, Tao_Zhang

1 ... 560 561 562 563564565 566 567 ... 642 / 642 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 问一个关于createsparemodule命令的问题	sunsibing 2012-2-28	76105	dummy_tony 2012-3-28 18:04
[原创] ASSURA blackbox LVS问题请教	dyandwanzi 2012-3-28	03294	dyandwanzi 2012-3-28 14:41
[求助] IC Compiler 有关参考库的问题!(已解决)	我的宝来 2012-3-27	36339	damonzhao 2012-3-28 13:47
[求助] calibre可以抽取出sdf 或者其他格式的文件支持PT做静态时序用吗	wodeqinshi709 2011-4-20	63924	hiky 2012-3-28 10:03
[求助] 请教encounter的UI Customize问题	61ping 2012-3-26	73167	61ping 2012-3-28 09:44
[求助] PT化简sdc ...2	liangyefeng 2012-3-16	106689	wufuwei 2012-3-28 09:16
[求助] ICC中如何将指定区域的某一种cell/某一类instance报出来？[已解决]	damonzhao 2012-3-27	58227	cadencesynopsys 2012-3-28 09:15
[求助] 请教一个tcl综合脚本的问题	cihchenlin 2012-3-27	34995	half_honey 2012-3-28 09:13
[求助] Verilog 中assign语句是并行的还是按顺序执行？	zsan566 2011-4-27	414027	hiky 2012-3-27 17:27
[原创] 工艺库	cjwdboss 2012-3-24	32667	cool_wind_yang 2012-3-27 17:16
[讨论] 如何用 PT 分析异步 RESET 信号树的 SKEW？	KeepEasy 2012-3-26	44001	KeepEasy 2012-3-27 17:09
[原创] LP与GP工艺的区别	B40514066 2011-10-14	316158	zhongkaiwang 2012-3-27 16:47
[求助] 当clk path先通过组合逻辑时，PnR tool会把哪些gate默认为clk stop pin？	chris_li 2012-3-27	23691	陈涛 2012-3-27 13:26
[原创] 布局布线的时候出现了这样的错误是怎么回事	fishinger1999 2012-3-27	01513	fishinger1999 2012-3-27 11:57
[讨论] 请教浮空状态在时序图上怎么表示	austxuhui 2012-3-23	43922	austxuhui 2012-3-26 22:08
[原创] 对于综合报告，如何才能知道某个模块的面积信息	fishinger1999 2012-3-26	22801	damonzhao 2012-3-26 21:23
[求助] encounter中lef文件load问题	skyltlt 2012-3-6	55224	damonzhao 2012-3-26 21:22
[求助] astro问题，Setup Floorplan，报错	lgch11 2012-3-25	12714	half_honey 2012-3-26 15:00
[求助] lpe文件	xidiancad 2012-3-26	16027	gaohb9988 2012-3-26 14:14
[求助] 请教画 strap 的问题	5846336 2012-3-26	02305	5846336 2012-3-26 14:10
[原创] lib2db---Waring 问题请教。	dummy_tony 2012-3-25	24944	dummy_tony 2012-3-26 12:45
[讨论] 讨论APR布线时BLOCK出pin跳线的问题	GavinChang 2012-3-23	12477	zhq415758192 2012-3-26 12:21
[求助] 后端设计新人请教	J7889 2012-3-12	13970	williamliwei 2012-3-25 19:34
[求助] 在进行STA时，将design break成timing path需要多长时间？	whitetiger 2012-3-15	53499	williamliwei 2012-3-25 19:28
[求助] 关于DFT的两个名词	X6J6P6 2012-3-18	13156	williamliwei 2012-3-25 19:25
[求助] 后端对scan_chain的处理问题？	X6J6P6 2012-3-24	56741	asdl7562 2012-3-25 15:12
[求助] Load TDF时，路径是正确的，可是总显示no such file or directoty	kounan2010 2010-4-14	54991	lgch11 2012-3-25 08:16
[求助] ASIC后端最费时间的是哪个环节啊？	whitetiger 2012-3-19	95503	williamliwei 2012-3-24 19:12
[资料] 弱问： useful_skew可以局部使用，甚至只给某几条path用吗？	chris_li 2012-1-18	43691	williamliwei 2012-3-24 19:11
DesignWare的几个问题 - [悬赏 70 信元资产] ...2	jediai 2009-10-7	2011785	zqffdrr 2012-3-24 09:56
[求助] Calibre做LVS时出错，紧急求救！	rewkie 2012-3-15	22671	max_max 2012-3-24 03:32
[求助] DC综合时遇到的问题	xhqbeyond 2012-3-23	02699	xhqbeyond 2012-3-23 20:43
[求助] 菜鸟Calibre LVS的错误求助	894438252 2012-3-21	74128	1127208631 2012-3-23 16:02
[求助] formality 求助	jackcathy123 2012-3-22	13449	陈涛 2012-3-23 14:41
[原创] 女生 EDA软件开发or嵌入式软件开发哪个更好	鲲鹏2012 2012-3-22	27636	half_honey 2012-3-23 09:07

1 ... 560 561 562 563564565 566 567 ... 642 / 642 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22470|排名: 6

快速发帖

浏览过的版块

站长推荐 /2

后端讨论区 今日: 0|主题: 22470|排名: 6

快速发帖

浏览过的版块

站长推荐 /2

后端讨论区今日: 0|主题: 22470|排名: 6