在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
收藏本版 (102)|订阅

IC验证资料 今日: 0|主题: 3646|排名: 16 

[资料] 半导体光刻技术  ...23 hibai 2010-3-10 248189 品博锦取_2021 2022-9-13 12:29
[资料] 正则表达式经典实例  ...23 erfd 2011-10-15 2711648 steven_sun 2022-9-8 22:34
[资料] 芯片验证漫游指南  ...2 zmf2022 2022-2-4 165223 steven_sun 2022-9-8 22:19
[转贴] SystemVerilog测试验证平台(英文原版带答案).pdf 新人帖 Carl_0522 2022-8-31 52452 yiweimian 2022-9-7 17:21
[资料] system verilog assertion lab 和sva国内硕博论文打包数篇  ...2345 hsim 2012-4-8 4615396 martin21 2022-9-4 17:06
[资料] 验证顶级会议DVCon近两年论文共享  ...2 walker 2022-3-2 155701 walker 2022-9-2 11:20
[原创] XI hengyuanwujue 2022-8-30 02130 hengyuanwujue 2022-8-30 17:11
[资料] SystemVerilog for Design(Second+Edition)高清非扫描完整带书签  ...234 土豆烧牛肉WOW 2020-7-8 3811214 mar 2022-8-26 17:34
[资料] UVM yhji1334551882 2022-8-5 52479 jake10000 2022-8-26 03:14
[转贴] SPI Protocol  ...23456 sunxkechd 2016-5-4 5618145 kairimai 2022-8-20 09:24
[资料] keil+C51教程完整精华版  ...23 never_lazy 2011-10-31 238149 dannymu 2022-8-16 14:40
[资料] coverage_cook_book_2013_MG nano_dv 2016-6-24 23201 johnho888 2022-8-14 17:24
[原创] UVM实战(卷1) 新人帖  ...2 fool123 2019-11-14 126313 someone_sl 2022-8-11 22:56
EOS ESD presentation  ...23 hljqsc 2009-8-13 2410504 jarvis_min 2022-8-9 21:55
about ESD/EOS reliability  ...234 hphung99 2008-3-5 3516746 jarvis_min 2022-8-9 21:48
[资料] Spectre与Calibre联合后仿真的方法(新手学习)  ...23456..18 semick 2012-10-13 17246617 ganchunzhao 2022-8-9 15:02
[资料] Linux学习 新人帖  ...2 charleszh 2022-6-8 104268 tt1672986 2022-8-9 10:13
mentor的avm和中文版的cookbook  ...234 tjaiwxc 2008-10-1 3110412 abral 2022-8-4 09:50
[原创] cmodel相关工具资料 新人帖 nicky_77 2021-9-25 32866 clslhy 2022-8-3 15:30
JESD-ESD-lutch标准 hljqsc 2009-8-13 74503 clslhy 2022-8-3 15:30
[资料] cadence_UVM_class  ...2345 nano_dv 2014-6-1 4214821 h9f3 2022-8-3 14:49
[资料] LabVIEW中文教程 pdf 下载  ...23456..7 microeric 2010-5-19 6118081 汲氧 2022-8-2 09:37
[资料] ESD与TCAD-Silvaco仿真(浙江大学)  ...23456..16 leigzh 2009-12-27 15942806 chingyy000 2022-8-1 19:28
[资料] hspice使用手册大全  ...23 ahhfdkx8 2012-2-16 218610 刀上笑 2022-7-30 15:41
[求助] systemverilog的constraint--如何约束32位数据的所有位相加为1  ...2 cy_00521 2016-9-25 118385 lwh544643908 2022-7-30 10:15
[资料] systemverilog视频教程  ...23456..10 gui401 2017-11-16 9632653 下雨天睡觉 2022-7-29 16:53
[资料] verdi3 script  ...234 never1978 2012-12-25 3412624 tianyige 2022-7-27 12:59
[资料] UVM,Verification_Academy——cookbook,macro,sequencer  ...23 似水如烟 2015-3-24 2710579 tjulwt1991 2022-7-26 14:19
[资料] IGBT_制造方法.p  ...2 leigzh 2009-12-29 177535 ClarkIC2008 2022-7-26 10:59
[原创] 《SystemVerilog验证平台编写指南》带目录书签 艾艾小阳 2021-4-15 93223 lans0625 2022-7-24 10:52
[资料] 求pcie_test_suite_svt_uvm_user_guide wang21202 2022-7-23 02061 wang21202 2022-7-23 18:06
[资料] nlint资料  ...23456 yao0369 2013-3-16 5017130 njracinglee 2022-7-21 15:21
[资料] 经典《System Design with SystemC》  ...2345 viryu 2010-7-24 4013540 青衿秀智 2022-7-19 14:27
[解决] Questasim 10.7C 64 位 linux 新人帖  ...23 gyx3598 2020-12-21 217797 lans0625 2022-7-18 11:04
[资料] IC验证 资料  ...2 wang19871001 2021-11-25 114307 jfeta 2022-7-16 07:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-20 03:28 , Processed in 0.016078 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块