马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
***************************************************************** 工作地点:北京(北京市朝阳区酒仙桥路6号院1号楼B区) 岗位职责: 1.参与SOC/IPDFT(Design-For-Test)架构规划, design, implementation, ATPG,pattern simulation, diagnosis等 2.研究SOC/IP最先进的DFT设计架构和方法学技术 3.开发新的DFT流程和in-house方法,并应用到多个SOC/IP 4.协助解决SOC在DFT implementation & silicon test过程中遇到的问题
任职要求: 1.计算机/电子信息工程或相关领域,本科/硕士及以上学历,三年或以上asic领域工作经验 2.熟悉verilog,熟悉ASIC前端设计的流程 3.具备可测性设计理论知识和概念 4.熟悉SynopsysDC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用 5.熟悉脚本语言开发:Makefile/Tcl/Perl/Python等 6.具备良好的英文交流技巧和Presentation经验 加分项: 1.具备ASIC设计经验,如:RTL coding, Synthesis, P&R, STA timing signoff, IR Analysis等经验者优先 2.熟悉IEEE1149.1/1149.6/1500标准, 有boundary scan经验者优先 3.熟悉SpyglassDFT工具分析RTL testability/DRC check 者优先 4.熟悉SynopsysDFTMAX/Mentor EDT测试压缩架构, 精通STIL语言者优先 5.熟悉主流的ATE(UltraFlex/V9300)测试开发flow, patternconversion, Timing-set, pattern debug, Shmoo等工作者优先 *********************************************************************
简历投递方式: 1)联发科技招募募网站:http://careers.mediatek.com/eREC/ 2)联发科技招募邮箱:jobs.bj@mediatek.com na.zu@mediatek.com (姓名+申请职位+学历+招聘启事网站
)
|