Xilinx公司的精品资料：如何发现并解决FPGA设计中的时序问题，强烈推荐！！！

智慧棒 · 发表于 2011-11-28 20:51:30

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由智慧棒于 2011-11-30 22:45 编辑

Xilinx公司的精品资料：如何发现并解决FPGA设计中的时序问题

作者：Chris Dunlap，Xilinx公司，资深现场应用工程师

Xilinx 资深FAE现身说教，结合实例亲自讲解，语言通俗易懂，由浅入深，特别举了Block RAM和DSP模块的自动布局导致时序失败的例子以及解决方案，非常具有针对性，让人受益匪浅，很适合中国工程师和中国的学生朋友，是关于时序约束方面不可多得的好资料，强烈推荐哦！！！

johnsonzhxun · 发表于 2011-11-28 21:36:46

thanks!

wangtou192 · 发表于 2011-11-28 22:19:13

好东西
谢谢了！

longzhuliubin · 发表于 2011-11-28 22:51:59

我看看

joswa · 发表于 2011-11-29 18:10:27

very very good

deyu001 · 发表于 2011-11-29 18:15:48

very very good

bunengwang · 发表于 2011-11-29 22:42:49

hao dong xi ,xiexie

wfgxl · 发表于 2011-11-29 23:19:09

谢谢终于从小黑屋出来了再也不敢灌水了

yuanwolf2008 · 发表于 2011-11-30 09:14:26

谢谢楼主

chujn · 发表于 2011-11-30 09:25:31

下来看看，谢谢。

账号		自动登录	找回密码
密码			注册

[资料] Xilinx公司的精品资料：如何发现并解决FPGA设计中的时序问题，强烈推荐！！！